# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-231747

(43)Date of publication of application: 05.09.1997

(51)Int.CI.

G11C 11/406

(21)Application number: 08-342823

(71)Applicant: INTERNATL BUSINESS MACH

CORP <IBM>

(22)Date of filing:

24.12.1996

(72)Inventor: TIMOTHY J DILL

MARK WILLIAM KELLOG

(30)Priority


Priority number: 96 582010

Priority date: 02.01.1996

Priority country: US

# (54) METHOD AND SYSTEM FOR CORRECTING SIGNAL RECEIVED BY MEMORY CARD (57) Abstract:

PROBLEM TO BE SOLVED: To provide a computer system, SIMM(Single Inline Memory Module) constitution, and an operating method which allows a system using a memory controller to use a DRAM (Dynamic Random Access Memory) having more row addresses than that supplied by the memory controller. SOLUTION: This system converts one of the RAS(Row Activation Strobe) signal from the memory controller into the upper address bit of the memory row and therefore, constitutes an addressing space of the Y+1 rows. It is preferable that the system includes a logical circuit loaded on the ASIC chip 36. Moreover, this logical circuit generates a master RAS signal when any RAS generated by the memory controller becomes active. This logical circuit performs the refresh operation of all storing regions during the RAS only refresh (ROR) operation.



#### **LEGAL STATUS**

[Date of request for examination]

22.12.1999

[Date of sending the examiner's decision of

22.10.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出願公開番号 特開平9-231747

(43)公開日 平成9年(1997)9月5日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/406

G11C 11/34

363J

審査請求 未請求 請求項の数13 OL (全 10 頁)

(21)出顯番号

特度平8-342823

(22)出願日

平成8年(1996)12月24日

(31)優先権主張番号 08/582010

(32)優先日

1996年1月2日

(33)優先権主張国

米国(US)

(71)出顧人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク(番地なし)

(72)発明者 ティモシー・ジェイ・デル

アメリカ合衆国05446 パーモント州コル

チェスター パークウッド・ドライブ 9

(74)代理人 弁理士 合田 嶽 (外2名)


最終頁に続く

## (54) 【発明の名称】 メモリ・カードで受信した信号を修正する方法およびシステム

## (57)【要約】

【課題】 メモリ制御器によって供給されるよりも多数 の行アドレスを有するDRAMを、前記メモリ制御器を 使用するシステムが使用できるようにする、コンピュー タ・システムおよびSIMM構成と動作方法を提供す る。

【解決手段】 このシステムは、メモリ制御器からのR AS信号の1つをメモリ行の上位アドレス・ビットに変 換し、したがってY+1行のアドレス可能空間を構成す る、好ましくはASICチップ36上に搭載された論理 回路を含む。また、この論理回路は、メモリ制御器によ って生成されたいずれかのRASがアクティブになると マスタRAS信号を生成する。この論理回路は、RAS オンリー・リフレッシュ (ROR) 操作中にすべての記 **億場所のリフレッシュ操作も行うことができる。** 



1

#### 【特許請求の範囲】

【請求項1】Y+1ビットの行アドレスを有するDRA Mチップから成り1つのRAS信号によって作動させられるメモリを、Y個の行アドレス信号と第1および第2のRAS信号を出力するメモリ制御器からの信号を使用してコンピュータ・システムにおいて制御する方法であって、

前記第1のRAS信号を前記Y+1アドレスの上位ビットとして供給するステップと、前記第1と第2のRAS 信号のうちどちらかがアクティブになるのに応答してア 10 クティブになるマスタRAS信号を形成するステップとを含み、

前記システムが前記第1と第2のRAS信号が同時にアクティブになることに基づいて各行アドレスに対して個別に順次にリフレッシュ操作を行い、リフレッシュ・サイクル中に前記アドレスの前記上位ピットとしての前記第1のRAS信号の印加を制御して所与の数のリフレッシュ・サイクル後に各行のリフレッシュを行う方法。

【請求項2】前記マスタRAS信号を生成する論理と前記上位ビットがASICチップ上で生成されることを特 20 徴とする、請求項1に記載の方法。

【請求項3】前記リフレッシュ・サイクルがカウントされ、リフレッシュのためにアクティブにされる行が前記カウントの関数であることを特徴とする、請求項1に記載の方法。

【請求項4】前記マスタRAS信号を生成する論理と前記上位ピットがASICチップ上で生成され、リフレッシュ・サイクルがカウントされ、リフレッシュのためにアクティブにされる行が前記カウントの関数であることを特徴とする、請求項1に記載の方法。

【請求項5】前記リフレッシュされるメモリがコンピュータ・システム内のメモリ・カード上にあることを特像とする、請求項1に記載の方法。

【請求項6】前記DRAMチップが、11行×10列構成でアドレス指定される2M×8ビットのDRAMを含むことを特徴とする、請求項1に記載の方法。

【請求項7】 Y+1ビットの行アドレスを有するDRA Mチップから成り1つのRAS信号によって作動させられるメモリを、Y個の行アドレス信号と第1および第2 のRAS信号を出力するメモリ制御器からの信号を使用 40 してコンピュータ・システムにおいて制御する方法であって、

前記第1のRAS信号を前記Y+1アドレスの上位ビットとして供給するステップと、前記第1と第2のRAS信号のうちどちらかがアクティブになることに応答してアクティブになるマスタRAS信号を形成するステップとを会み

前記1つのRAS信号のイナクティブ状態とアクティブ 状態との間の遷移時間と、前記マスタRAS信号のイナ クティブ状態とアクティブ状態の間の遷移時間とを制御 50

して、前記1つのRASの遷移が前記マスタRASの遷 移の前に起こるようにする方法。

【請求項8】前記マスタRASと上位ビットを形成する 前記RASとがASICチップによって生成されること を特徴とする、請求項7に記載の方法。

【請求項9】 Y個の行アドレス信号と第1および第2の RAS信号を出力するメモリ制御器と、

Y+1ビットの行アドレスを有するDRAMチップを含むメモリと、

前記メモリ制御器から前記第1および第2のRAS信号を受け取り、前記第1または第2のRAS信号がアクティブになるのに応答してマスタRAS信号を生成し、前記第1のRASがアクティブになると前記アドレスの上位ビットを生成する論理回路とを含み、

前記論理回路が、前記メモリ制御器からの前記第1および第2のRAS信号に同時に応答して各行アドレスに対して個別に順次にリフレッシュ操作を行うことができるようにする回路を有し、リフレッシュ・サイクル中に前記アドレスの前記上位ビットに対する前記第1のRAS信号の印加を制御することを特徴とするコンピュータ・システム。

【請求項10】前記論理回路が、リフレッシュ・サイクル中に上位アドレス・ビットとしての前記第1のRAS信号の印加を制御するように接続されたカウンタを含むことを特徴とする、請求項9に記載のシステム。

【請求項11】前記論理回路がASICチップ上に配置されていることを特徴とする、請求項9に記載のシステム

【請求項12】前記メモリがDRAMカードであること 30 を特徴とする、請求項9に記載のシステム。

【請求項13】前記メモリが11行×10列のアドレス 構成の2M×8ビットDRAMを含むことを特徴とす る、請求項9に記載のシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的にはメモリとしてSIMMを使用するパーソナル・コンピュータ・システムに関し、より特定的にはSIMMが、DRAMをアドレス指定するメモリ制御器からの行アドレス信号数よりも大きな行アドレス空間を有するDRAMを使用するように構成された、パーソナル・コンピュータ・システムとそのパーソナル・コンピュータ・システム上で使用するSIMMとに係わる。

[0002]

【従来の技術】オンボード・メモリとしてシングル・インライン・メモリ・モジュール (SIMM) を使用するように調整されたパーソナル・コンピュータ・システムが設計されている。SIMMは、ランダム・アクセス・メモリ (RAM) を使用し、このRAMはダイナミック・ランダム・アクセス・メモリ (DRAM) でもスタテ

ィック・ランダム・アクセス・メモリ (SRAM) でも よい。コンピュータ・システムは、メモリとの間でデー 夕の読出しまたは書込みを行うために中央演算処理装置 (CPU) からメモリに送られる様々な信号を制御する 集積回路 (IC) チップの形態のメモリ制御器を使用す る。メモリ制御器は、DRAMチップおよびSIMMの 特定の構成に対応するように設計される。たとえば、こ れまで一般的なSIMMは、16個の1M×4のDRA Mチップを使用して8メガバイトのメモリを実現する7 2ピンSIMMであった。この構成は、記憶場所のアド 10 レス指定用に特定の数のピンを割り振り、読出しサイク ルまたは書込みサイクルでDRAMをアクティブにする ために2つの行アクチベーション信号(RAS)を供給 する。DRAMは、それぞれ8個のチップから成る2組 のチップの形に機能的に配列され、各組が10個の行ア ドレスと10個の列アドレスを有する。このようなアド レス構成を10×10と呼ぶ。したがって、一方の8個 のチップの組について1つのRASと他方の8個のチッ プの組について1つのRASの、2つのRASが必要と なる。したがって、この方式を2組のアドレス可能チッ 20 プを使用する10×10アドレス指定と呼ぶ。1つの組 のDRAMチップをアドレス指定するには、RAS信号 のうちの一方をアクティブにし、他方の組のDRAMチ ップをアドレス指定するには他方のRAS信号をアクテ ィブにする。

【0003】チップ技術が進歩し、より大型のチップが 低価格になるに伴い、いくつかのチップを1つのチップ に置き換えた方が経済的になる。魅力的な価格で容易に 入手可能になっているチップの1つの特定の構成は、1 M×4の4倍のデータ量が入る2M×8チップである。 30 したがって、4個の2M×8チップは、16個の1M× 4チップと同じ量のデータを記憶することができる。し たがって、コスト上の理由からSIMMではこれらのチ ップを使用することが望ましい。しかし、これらのより。 コスト効果の高いチップを実装または使用する際には、 1M×4チップ用に設計された既存のメモリ制御器を有 するシステムで使用することが望ましい。これによって 問題が生じる。2M×8のSIMMは、1M×4チップ で必要であった10個ではなく11個の行アドレスを必 要とし、したがって、もう1つピンを追加し、大幅な再 40 設計をしなければこの使用可能な行アドレスがなくな り、そのようにした場合でも、72個のピンすべてが通 常使用されているため、設計は困難になる。しかし、4 個のチップの読出し機能または書込み機能をアクティブ にするのにRAS信号は1つだけでよい。したがって、 11行の限界を克服する1つの技法は、RAS線のうち の1つの線の信号を使用して11番目の行アドレス空間 上のアドレス・ビットとして機能させることである。こ れは有効ではあるが、ある特定の欠点がある。欠点の1 つは、RASのうちの1つを直接11番目のアドレス・ 50 おける好ましい実施態様について以下に説明する。 (S

ビットに使用すると、リフレッシュ機能をCBR(CA SビフォアRAS)と呼ばれるCASビフォアRAS信 号構成によって行うのではなく、ROR(RASオンリ ー・リフレッシュ)と呼ばれる両方のRASがローにな ることによってリフレッシュを行う場合、リフレッシュ 機能に対応しなくなることである。これは、両方のRA Sがアクティブになっているときに11番目のアドレス ・ビットが常にアクティブであり、したがってチップの 半分、すなわち、チップのうち、最上位ピットである1 1番目のアドレス空間内の活動ビットを使用するアドレ ス部分しかリフレッシュされないためである。もう一つ の問題は、2M×8チップには1つのRASアクチベー ションしか必要でないため、どちらかのRAS入力信号 がローになると行アクチベーションを行うANDゲート などの論理回路が必要になることである。この追加の論 理回路は、2つのRAS信号を結合して単一のマスタR AS信号にする論理回路に従うチップ上のRAS信号の アクチベーションに対して、特に11番目の行アドレス のアクチベーションを行うタイミングに関するタイミン グの問題を生じさせる可能性がある。

#### [0004]

【発明が解決しようとする課題】したがって、本発明の 1つの目的は、メモリ制御器によって供給されるよりも 多数の行アドレスを有するDRAMを、そのようなメモ リ制御器を使用するシステムが使用できるようにする、 コンピュータ・システムおよびSIMM構成と動作方法 を提供することである。

#### [0005]

【課題を解決するための手段】システムのメモリ制御器 が第1および第2のRAS信号と、メモリ内のY行のア ドレスのアドレス・ビットとを生成し、システムのメモ リが1つのRASによって操作可能なY+1行のアドレ スで構成されているコンピュータ・システムおよび動作 方法を提供する。このシステムは、メモリ制御器からの 前記RAS信号の1つをメモリ行の上位アドレス・ビッ トに変換し、それによってY+1行のアドレス・アクチ ベート空間を構成し、メモリ制御器によって生成された いずれかのRASがアクティブになるとマスタRAS信 号を生成する論理回路を、好ましくはASICチップ上 に備える。この論理回路は、RASオンリー・リフレッ シュ (ROR) 操作中にすべての記憶場所のリフレッシ ュ操作も行うことができる。

#### [0006]

【発明の実施の形態】メモリの機能を提供し、制御する ダイナミック・ランダム・アクセス・メモリ(DRA M) チップを有するシングル・インライン・メモリ・モ ジュール (SIMM) を備え、インテル80386また は80486あるいはペンティアム・マイクロプロセッ サを使用したIBMパーソナル・コンピュータの環境に

IMMを、DRAMカードと呼ぶ場合もあり、これはD RAMと、SIMM上のすべてのチップおよび回路を意 味する。) この説明では、書き込むデータ・バイトのそ れぞれについてパリティ・ビットを生成することがで き、記憶装置からパリティ情報を読み出して比較するこ ともできるCPUと共に使用するシステムについて説明 するが、そのようなパリティ生成は本発明の目的にとっ て本質的なものではない。

【0007】図1からわかるように、CPUバスまたは システム・バス12に接続されたCPU10が設けられ 10 ている。CPU10によってバス12との間で書込みま たは読出しされるデータのパリティを生成または検査す るパリティ生成および検査装置13を設けることが好ま しい。CPUパス12は、ローカル入出力ポート14 と、キャッシュ・メモリ16と、それに付随するファー ムウェアまたはその他のサブシステム18も設けること ができる。システム・バス12にはメモリ制御器20も 接続され、システム・バス12をメモリ・サブシステム 22と、もしある場合には拡張バス24に結合する。メ モリ・サブシステム22は、典型的には1つまたは複数 20 のSIMM26であり、それぞれがDRAMチップを備 える。 (リフレッシュが不要なSRAMとは異なり、D RAMは周期的なリフレッシュ操作を必要とする。) 説 明するシステムは、このDRAMチップの構成と信号使 用法を用いることができるシステムの実施例であるが、 他のシステムも本発明のDRAM構成を有するSIMM と共に使用することができるものと理解されたい。

【0008】前記のように、CPU10はバス12にデ 一夕を書き込むことができ、そのデータはさらにメモリ 制御器20によってサブシステム22内の正しいメモリ 30 ・アドレスに送られる。CPU10によるデータの書込 みと同時に、メモリに書き込まれる情報の各バイトにつ いてパリティ・ビットがパリティ生成および検査装置1 3によって生成される。パリティ生成および検査装置1 3は、読出しサイクル中にメモリ・サブシステム22か ら読み取られた情報に関するパリティの検査も行い、パ リティ・エラーがないか調べる。メモリ制御器20は、 そのうちの2つがこの事例ではRASOおよびRAS1 として生成されるRAS信号の行アクチベーション・ス トロープ (RAS) 、列アクチベーション・ストローブ 40 (CAS)、書込みイネーブル (WE)、およびシステ ムによっては出力イネーブル(OE)、バイト選択(B S) と、図示されていないその他の信号など必要な信号 も、メモリ・サブシステム22に供給する。メモリ制御 器は、各SIMM26との間でデータとパリティの両方 を読み書きする。本発明は、多くの異なるフォーム・フ ァクタを有する多様なSIMMに適用可能であるが、2 組のDRAMを有し、各組が異なるRAS信号を受け取 り、したがって後述するようにメモリ制御器からの2つ のRAS信号を必要とする構成の72ピンSIMMにと 50 する。11個のアドレス・ピットによって行アドレスに

って特に有用であるものと理解されたい。

【0009】次に図2を参照すると、16個の1M×4 DRAMチップ30a~30pを使用して8メガバイ トのメモリを実現するSIMM26の典型的な設計が図 示されている。各DRAMチップ30は、1M×4とし て構成され、したがって2つのチップが合わさって1メ ガバイトのアドレス可能メモリを実現する。図2には、 図2に示す構成の10×10アドレス・ピット・メモリ マトリックスを備えるシステムにおける16個の1M ×4チップ30a~30pのJEDEC標準レイアウト が図示されている。16個のチップが合わさって8メガ バイトのアドレス可能メモリを実現する。具体的には、 RASおよびCASによってアクティブになると、2つ のチップが合わさって1メガバイトのアドレス可能メモ リを実現する。

【0010】続けて図2を参照すると、16個の1M×

4 DRAMチップ30a~30pは、カード上に従来 の方式で実装され、8メガバイトのSIMMカードを形 成している。このSIMMカードは、他の信号のほか に、書込みイネーブル (WE) と、4つのCAS信号C ASO、CAS1、CAS2、およびCAS3と、それ ぞれSIMM RASOおよびSIMM RAS2とS IMM RAS1およびSIMM RAS3に接続され た2つのRAS信号RASOおよびRAS1を受け取 り、そのほかにアドレス・バス上のアドレス・ビットA 0~A9を受け取る。これらの信号とアドレスはすべ て、図1に示すようにメモリ制御器20から供給され る。チップは図2に示すように接続されている。注目す べき重要な点は、各チップが行次元に10ビットのアド レスを有し、その結果、各チップの行次元に1 K (21、1,024) のアドレス・ピットがあることで ある。また、2個のチップのそれぞれに列次元の2"個 のアドレス・ピットがある。したがって、2個のチップ のそれぞれが 2 º× 2 ºすなわち 1 メガバイ トのアドレ ス可能空間を有する。したがって、RASOを起動する とチップ30a~30hの行アドレスが起動し、RAS 1を起動するとチップ30iから30pの行アドレスが 起動する。したがって、メモリ制御器から8メガバイト のデータがアドレス可能であり、36ビット幅のバスす なわちDQ0~DQ35でデータが供給される。(DQ ピン8、17、26、および35は図示されていない が、これらは通常パリティ・ピット用に予約されている ことに留意されたい。)

【0011】従来技術の1M×4 DRAMチップの代 わりに2M×8 DRAMチップを使用するSIMM2 6の従来技術の実施態様を図3に示す。4個の2M×8 DRAM32a、32b、32c、および32dを使 用し、それぞれが行次元に11個のアドレス可能ビット 空間と、列次元に10個のアドレス可能ビット空間を有

さらに1,024のアドレスが加わり、行次元に合計 2,048個のアドレスが形成される。これらのチップ はそれぞれ11×10であるため、1つのチップに2メ ガバイトのアドレス可能空間が含まれ、したがってチッ プ32aは図2に示す構成のチップ30a、30b、3 0 i および30 j に相当し、チップ32 b はチップ30 c、30d、30k、および30lに相当し、チップ3 2 c はチップ30 e、30 f、30 m、および30 n に 相当し、チップ32dはチップ30g、30h、30 o、および30pに相当する。前記のように、メモリ制 10 御器は行アドレス空間A0~A9のみをアドレス指定す るように構成されている。しかし、行アドレス・ビット をもう1つ加えることにより、行次元のアドレス能力が 本質的に2倍の2,048個のアドレスになるため、S IMMの行アドレスをアクティブにするのに1つのRA S信号で済む。したがって、RAS読出し/書込みが要 求される場合、RAS信号のうちの1つをチップ32 a、32b、32c、および32d上の11番目の行ア ドレス・ビットを起動するために使用することができ る。図3に、このような方式の実施態様を示す。RAS 20 0またはRAS1がアクティブになると、マスタRAS 信号が生成される。また、RAS信号の1つ、この事例 ではRAS1が行アドレスA10の11番目のアドレス ・ビットに結合され、このRASがアクティブになる と、このA10アドレス空間のビットも提供される。好 ましい実施態様ではRASO信号とRAS1信号はアク ティブ・ローであるため、ANDゲート34でRASO とRAS1との論理積をとる。ANDゲート34は、マ スタRAS信号を生成し、その信号はRASOまたはR AS1がローの場合にアクティブ・ローになり、A10 30 アドレス・ビットはRAS1がローの場合にのみ起動さ れる。したがって、RASOが起動されるとマスタRA S信号が生成され、そのアドレスは下位ビット(A0~ A9) にのみあり、上位ビットA10にはなく、したが って下位の1、024アドレスの書込みまたは読出しが 行われる。RAS1が起動された場合、マスタRASが 生成され、それによってアドレスA10に1ビットが供 給され、したがって上位ビット1、025~2、048 アドレスの書込みまたは読出しが行われる。

【0012】しかし、この特定の実施態様には2つの問 40 題がある。主要な問題は、システムが従来のRASオン リー・リフレッシュ (ROR) によってDRAMのリフ レッシュを行うときに起こる。この従来の方法では、R ASOとRAS1の両方がローになるとリフレッシュ・ サイクルが発生する。ANDゲート34も、RASOと RAS1の両方がローのときにアクティブなマスタRA S信号を生成する。RASOとRAS1の両方が同時に ローになると、データの読出し/書込み操作の許容不能 な条件が生じ、したがって、これを使用してリフレッシ ュを示す。このタイプのリフレッシュは当技術分野で周 50 ッシュ・モードで行われ、異なる遷移レートと異なる遷

知であり、特定の行上のデータは各リフレッシュ・サイ クル時に表される。しかし、図3に示す実施態様では、 リフレッシュ・サイクルのたびにRAS1がローにな り、その結果、A10アドレス・ビットが常に起動され ることになり、したがってリフレッシュはA10がアク ティブになっていないチップ上の行アドレス、すなわち アドレスがA0~A9アドレス範囲のみに入っている行 アドレスでは決して行われない。言い換えると、リフレ ッシュ中、上位行を指定するA10が常にアクティブに なるため、上位行 (1,025~2,048) のみがり フレッシュされる。

【0013】図3に示す従来の技術の第2の問題は、ア ドレスA10のアクティブ・アドレス・ビットとRAS 信号の切換えのタイミングが、一方のRAS0信号とR AS1信号の遷移レートまたはスルー・レートと他方の ANDゲートを通過するマスタRASの遷移レートの潜 在的相違によって悪影響を受ける可能性があることであ る。これを図4に示す信号を参照しながら例示する。

【0014】図4に、RAS1がアクティブになり、そ れによってマスタRASが起動され、アドレスA10の データのデータ・ビットが生成される仮定事例を示す。 図からわかるように、RAS 0 はハイのままでありRA S1はローになる。RAS信号はメモリ制御器によって 生成され、マスタRASはANDゲート34によって生 成されるため、信号が有効になる遷移のレートと遷移点 は、メモリ制御器20およびANDゲート34の製造に 用いられている異なる技法によって大幅に変わる可能性 がある。たとえば、図4に示すように、メモリ制御器2 0によって生成されたRAS1の遷移時間は、ANDゲ ート34によって生成されたマスタRASの遷移時間よ りもかなり長い。また、マスタRASが有効になる時 点、したがって遷移は、マスタRASの勾配上で、A1 0のアドレス (すなわちRAS1) が有効になる点とは 異なる点にある。たとえば、図4に示すように、AND ゲートによってRAS1カーブ上の約1.5ボルトの位 置で遷移が起こるのに対して、アドレスはRAS1が約 0. 8 ボルトに下がるまで有効にならない。したがっ て、この仮定事例では、マスタRASは有効なアドレス がA10アドレス・ポートに存在する前にアクティブに なっていることになり、その結果、読出し/書込みサイ クル時に無効なデータが生じることになる。この遷移時 間および遷移点の差は技法ごとに異なる。さらに、この 遷移期間中の不確定な領域によって、不安定な結果が生 じる。いずれにしても、これは技法の相違によって異な る遷移時間と遷移カーブ上の異なる遷移発生点が生じる 可能性のある潜在的な問題である。

【0015】本発明は、図3および図4に図示した問題 を克服し、図5に略図で示す。本発明では、下位と上位 の両方のすべてのビットのリフレッシュがRORリフレ

移点の問題が解決される。2M×8チップ32a~32dのレイアウトは、図3に示すレイアウトと同じである。しかし、図4に示す構成に付随する問題を克服する、ANDゲートのみを使用した論理回路がASICチップ36上に導入されている。ASICチップ36上の論理回路によって、上位ビットと下位ビットの両方のリフレッシュを行うことができ、マスタRAS信号がアクティブになる前にアドレス・ビットA10が有効になるように適切なタイミングも実現される。

【0016】従来の技術と異なる方式で操作される信号 10 はRAS0とRAS1のみであるため、ASICチップ 36に含まれる論理回路をRAS0とRAS1についてのみ図6に示す。CAS、WE、OEなどその他の信号は、メモリ制御器20によって出力される従来の信号であるため図示していない。

【0017】図6からわかるように、RASOは受信器 40に送られ、RAS1は受信器442に送られる。各 受信器の目的は、周知の方式でRASOとRAS1にア クティブ信号とイナクティブ信号との間のきわめて迅速 なスルー・レートまたは遷移時間を提供することであ る。この信号遷移を図7に示す。RAS0信号およびR AS1信号は受信器40および42からANDゲート4 4に送られ、その出力が遅延器45の入力端子に印加さ れ、その出力がマスタRAS信号であり、デバイス・ド ライバ45aを介してSIMM26のRASを構成す る。受信器40および42の出力信号はORゲート46 にも入力信号として送られ、RAS1信号もORゲート 48の一方の入力信号として送られる。 〇Rゲート46 の出力信号はインバータ50の入力信号として送られ、 2,048ビットをカウントするカウンタ52にも送ら 30 れる。インバーと50とカウンタ52の出力信号は、A NDゲート54に入力信号として供給され、ANDゲー ト54の出力信号がORゲート48の他方の入力信号と して供給される。ORゲート48の出力信号はドライバ 56に送られ、ドライバ56の出力信号がアドレス・ピ ンA10に信号として印加される。この論理回路の動作 の概要は以下の通りである。受信器40と42からAN Dゲート44へRASO信号とRAS1信号が出力さ れ、その出力信号が遅延器45とデバイス・ドライバ4 5aに供給されて、マスタRASとしてDRAM32a 40 ~32dに出力される。受信器40および42と遅延器 45の目的は、A10上の信号が有効になるまでマスタ RAS信号がチップに到着しないようにすることであ る。これは、受信器40および42によってRAS0信 号およびRAS1信号の比較的迅速な遷移を実現し、図 7に示すようにアクティブ状態からイナクティブ状態ま たはイナクディブ状態からアクティブ状態への遷移にお ける遷移時間またはスルー・レートがきわめて迅速にな るようにし、マスタRASの明確な事前選択された遅延 値が存在するようにすることによって達成される。

10 【0018】回路のその他の部分は、RASOがローに なってアクティブになり、RAS1がハイのままの場 合、ドライバ56からA10アドレス・ピンへの出力が なく、したがって下位の1,024アドレスのみがアド レスされるように構成される。 RAS1のみがローにな り、RAS0がハイのままの場合、ドライバ56からA 10ピンへの信号の出力があり、上位アドレス1,02 5~2,048がアドレスされる。1回目の1,024 リフレッシュ・サイクル中にRAS1とRAS0の両方 がローになってRORリフレッシュを示した場合、A1 0 ピン上の信号はハイおよびイナクティブの状態を維持 し、したがってこれらの1回目の1,024サイクル中 に下位1,024アドレス行が順次にリフレッシュされ る。2回目の1,024リフレッシュ・サイクルの場 合、ピンA10上の信号がローになってアクティブにな り、したがって次の1,024サイクル中に1,025 ~2,048行が順次にリフレッシュされる。簡単に言 えば、これは以下のように述べることができる。ORゲ 一ト46の出力信号はRASOとRAS1の両方がロー の場合、すなわち両方がアクティブの場合にのみローで あり、制御装置がリフレッシュを行っていることを示 す。インバータ50の出力信号はORゲート46の出力 信号のコンプリメントである。したがって、ANDゲー ト54の出力がローの場合、インバータの出力はハイで あり、ANDゲート54の出力信号がハイの場合、イン バータの出力信号はローである。RASOの出力信号 は、RASOとRAS1の両方がローの場合を除き、常 にORゲート46の出力をローにし、それによってイン バータ50がハイになり、それによってカウンタ52か らの信号がANDゲート54の入力端子に入れられる。 RAS0とRAS1の両方がローのとき、ORゲート4 8によってANDゲート54からの出力信号をドライバ 5 6 に出力できるようになる。 RAS 0 またはRAS 1 のどちらかがローでない場合、受信器42からの出力信 号がORゲート48に入れられる。カウンタ52の出力 信号は、その最上位ビットがANDゲート54に入力さ れる。カウンタは2、048ビットの2進カウンタであ るため、1回目の1,024サイクル中、最上位ビット は論理0になり、次の1,024サイクルでは論理1に なる。RASOとRAS1の両方がローからハイになる たびにカウンタが増加する。このようにして、カウンタ は2,048サイクルを1つずつ処理する。1回目の 1,024サイクル中、カウンタの最上位ピット出力は 「O」であり、その場合、A10アドレス・ピンでの入 力信号はローである。2回目の1,024クロック・サ イクル中は、カウンタの最上位ビット出力は「1」であ り、それによってアドレス・ピンA10への出力信号が 2進「1」としてアクティブ・ローになる。したがっ て、要約すると、RAS0のみがアクティブ・ローにな 50 った場合、ORゲート48からの出力信号と、したがっ

てドライバ56からの出力信号は出力されず、A10ア ドレス・ピンはイナクティブのままである。RAS1信 号のみがローになった場合、ORゲート48からの出力 信号はRAS信号R1であり、したがってドライバ56 の出力もRAS1の出力信号であり、これはローである ため、アドレス・ピンA10がローになり、「1」とな る。しかし、RASOとRAS1が両方ともローになっ た場合、ORゲート48からの出力信号と、したがって ドライバ56からの出力信号は、カウンタがその1回日 の1,024サイクル中であるか2回目の1,024サ 10 イクル中であるかによってローまたはハイになる。カウ ンタが1回目の1,024サイクルの場合、出力信号は ローであり、A10はイナクティブ・ハイである。2回 目の1,024サイクル中の場合、出力信号はハイであ り、A10ピンはアクティブ·ローで2進1である。入 力信号に基づくドライバ56の出力信号をわかりやすく するため、RASOおよびRAS1入力に基づくアドレ スA10への出力の組合せ真理値表を以下に示す。

【表1】RASオンリー・リフレッシュ真理値表

RAS0入力	RAS1入力	A 1 0 出力
0	0	カウンタ
0 .	1	RAS1
1	0	RAS 1
1	1	指定なし

【0019】図8に、図6の論理回路から多少変更された ているが同じ目的を達成する論理回路を示す。この論理 回路では、RASO信号およびRAS1信号はやはり受 信器40および42によって受信され、ANDゲート4 4に出力され、その出力信号が遅延器45に出力され、 さらに遅延器45はドライバ45aに信号を出力し、そ 30 の出力信号がマスタRASとなる。受信器40および4 2はそれぞれの出力信号をORゲート46にも供給す る。しかし、この回路のその他の部分は図6の回路とは 多少異なる。 ORゲート46の出力信号はカウンタ52 に入力され、カウンタ52の出力信号が反転NORゲー ト60の一方の入力信号として供給される。NORゲー ト60への他方の入力信号は、RASO信号である。N ORゲート60からの出力信号はNORゲート62の一 方の入力端子に供給され、その他方の入力信号はRAS 1信号である。NORゲート62からの出力信号はドラ 40 イバ56に出力され、ドライバ56はアドレス・ピンA 10に信号を送る。この論理回路は多少異なるが、それ にもかかわらず出力信号は同じであり、前掲の真理値表 は図8の場合も図6の場合と同じである。

【0020】以上、本発明をSIMM上のDRAMカードと共に使用する場合について説明した。しかし、使用法はこれには限定されない。本発明はその他の様々なメモリと共にも使用することができ、DIMMあるいは「オンボード」メモリまたは「プレーナ」メモリまたは「システム」メモリとしても使用することができる。

【0021】したがって、2M×8のDRAMが実装されたSIMMおよびSIMMを使用するシステムの好ましい実施態様について説明した。しかし、以上の説明を念頭に置き、この説明は例として述べたに過ぎず、本発明は本明細書に記載されている特定の実施態様には限定されず、特許請求の範囲に記載されている本発明の真の精神から逸脱することなく様々な構成変更、修正、および代用を実施することができるものと理解される。

12

【0022】まとめとして、本発明の構成に関して以下の事項を開示する。

【0023】 (1) Y+1ビットの行アドレスを有する DRAMチップから成り1つのRAS信号によって作動 させられるメモリを、Y個の行アドレス信号と第1およ び第2のRAS信号を出力するメモリ制御器からの信号 を使用してコンピュータ・システムにおいて制御する方 法であって、前記第1のRAS信号を前記Y+1アドレ スの上位ピットとして供給するステップと、前記第1と 第2のRAS信号のうちどちらかがアクティブになるの に応答してアクティブになるマスタRAS信号を形成す 20 るステップとを含み、前記システムが前記第1と第2の RAS信号が同時にアクティブになることに基づいて各 行アドレスに対して個別に順次にリフレッシュ操作を行 い、リフレッシュ・サイクル中に前記アドレスの前記上 位ピットとしての前記第1のRAS信号の印加を制御し て所与の数のリフレッシュ・サイクル後に各行のリフレ ッシュを行う方法。

- (2) 前記マスタRAS信号を生成する論理と前記上位 ビットがASICチップ上で生成されることを特徴とす る、上記(1)に記載の方法。
- (3) 前記リフレッシュ・サイクルがカウントされ、リフレッシュのためにアクティブにされる行が前記カウントの関数であることを特徴とする、上記 (1) に記載の方法。
- (4) 前記マスタRAS信号を生成する論理と前記上位 ピットがASICチップ上で生成され、リフレッシュ・ サイクルがカウントされ、リフレッシュのためにアクティブにされる行が前記カウントの関数であることを特徴 とする、上記(1)に記載の方法。
- (5) 前記リフレッシュされるメモリがコンピュータ・システム内のメモリ・カード上にあることを特徴とする、上記(1) に記載の方法。
- (6) 前記DRAMチップが、11行×10列構成でア ドレス指定される2M×8ビットのDRAMを含むこと を特徴とする、上記(1)に記載の方法。
- (7) Y+1ビットの行アドレスを有するDRAMチップから成り、1つのRAS信号によって作動させられるメモリを、Y個の行アドレス信号と第1および第2のRAS信号を出力するメモリ制御器からの信号を使用してコンピュータ・システムにおいて制御する方法であって、前記第1のRAS信号を前記Y+1アドレスの上位

ビットとして供給するステップと、前記第1と第2のRAS信号のうちどちらかがアクティブになることに応答してアクティブになるマスタRAS信号を形成するステップとを含み、前記1つのRAS信号のイナクティブ状態とアクティブ状態との間の遷移時間と、前記マスタRASの遷移が前記マスタRASの遷移の前に起こるようにする方法。

- (8) 前記マスタRASと上位ビットを形成する前記RASとがASICチップによって生成されることを特徴 10とする、上記(7)に記載の方法。
- (9) Y個の行アドレス信号と第1および第2のRAS 信号を出力するメモリ制御器と、Y+1ビットの行アドレスを有するDRAMチップを含むメモリと、前記メモリ制御器から前記第1および第2のRAS信号を受け取り、前記第1または第2のRAS信号を生成し、前記第1のRASがアクティブになると前記アドレスの上位ビットを生成する論理回路とを含み、前記論理回路が、前記メモリ制御器からの前記第1および第2のRAS信号に同20時に応答して各行アドレスに対して個別に順次にリフレッシュ操作を行うことができるようにする回路を有し、リフレッシュ・サイクル中に前記アドレスの前記上位ビットに対する前記第1のRAS信号の印加を制御することを特徴とするコンピュータ・システム。
- (10) 前記論理回路が、リフレッシュ・サイクル中に 上位アドレス・ピットとしての前記第1のRAS信号の 印加を制御するように接続されたカウンタを含むことを 特徴とする、上記(9)に記載のシステム。
- (11) 前記論理回路がASICチップ上に配置されて 30 いることを特徴とする、上記 (9) に記載のシステム。
- (12) 前記メモリがDRAMカードであることを特徴 とする、上記 (9) に記載のシステム。
- (13) 前記メモリが11行×10列のアドレス構成の 2M×8ビットDRAMを含むことを特徴とする、上記 (9) に記載のシステム。

#### 【図面の簡単な説明】

【図1】本発明によるバスおよびアドオン・メモリ・カードを備えたパーソナル・コンピュータの相互接続を示す高水準図である。

\* 【図2】 従来の技術による 1 M×4 の D R A M を 使用 した S I M M を 示す 高 水 準 図 で ある。

14

【図3】従来の技術による2M×8のDRAMを使用したSIMMカードの高水準図である。

【図4】図3に示す論理回路の信号構成の一部の信号図である。

【図5】本発明による2M×8のDRAMを使用したSIMMカードの高水準図である。

【図6】図5に示すDRAM構成を有するSIMMを動作させる本発明の論理回路を示す論理図である。

【図7】図6の回路を使用するRAS信号の信号図である。


【図8】図3のDRAM構成を有するSIMMを動作させる本発明の他の論理回路を示す論理図である。


#### 【符号の説明】

- 10 プロセッサ
- 12 CPUバス
- 13 パリティ生成/検査装置
- 14 ローカルI/Oポート
- 1.6 キャッシュ・メモリ
  - 18 ファームウェア・サブシステム
  - 20 メモリ制御器
  - 22 メモリ・サブシステム
  - 24 拡張バス
  - 26 SIMM
  - 32 DRAM
  - 34 ANDゲート
  - 36 ASICチップ
  - 40 受信器
  - 4 2 受信器
  - 44 ANDゲート
  - 45 遅延器
  - 45a ドライバ
  - 46 ORゲート
  - 48 ORゲート
  - 52 カウンタ
  - 54 ANDゲート
  - 56 ドライバ
  - 60 NORゲート
- \*40 62 NORゲート


[図4]


【図6】












【図8】



## フロントページの続き

(72)発明者 マーク・ウィリアム・ケロッグ アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション コーデュロイ・ ロード 29